ディジタル回路設計用のハードウェア記述言語の一つです.テキスト記述によりハードウェアの動作や構造を表現します.VHDLは,米国国防総省の納入仕様書を原点としており,VHSIC(Very High Speed Integrated Circuits) Hardware Description Language を略して VHDLとなり,後にIEEE1076として規格されました.VHDL 用のシミュレータで動作検証が行え,RTL(Register Transfer Level)スタイルで記述すると,論理合成ツールによってゲート・レベルネットリストへ変換できます.ディジタル回路設計ではVerilog HDL とともに広く使用されています.Verilog HDL に比べて,コンフィグレーションやタイプ宣言など,拡張性の高い文法が用意されていますが,RTL スタイルの記述の難易度はVerilog HDL と大差ありません.