タイミング制約を満たすための処理（論理合成，配置配線など）を行うことをタイミング収束（タイミング・クロージャ）と呼びます．現在のLSI では配線遅延がセル遅延を上回っており，論理合成時に見積もったクリティカル・パスが配置配線時のクリティカル・パスとは一致しません．そのため，クリティカル・パスを十分に最適化できなかったり，クリティカルではないパスが最適化されすぎたり，面積が大きくなりすぎたりという問題が発生しがちです．タイミングが収束しない場合，論理合成と配置配線の繰り返し作業が大幅に増え，設計期間が延びることになります．