FPGA, CPLD, ASIC 用語集
ヘルプ
タイミング・バジェット
Timing Budget
設計の際の
タイミング制約
を示す言葉の一つで,許容できる処理時間のことをいいます.例えば入力データの
セットアップ時間
を5ns として
タイミング・バジェット
を見積もった場合,フィッティング後が3ns ならば,2ns の余裕がある,と解析することが出来ます.
このページの先頭へ
デジタル放送
医療機器
デジタル・エンターテイメント
オートモーティブ
ワイヤ・ボンディング
半導体チップの電極部とリードフレーム,基板上の導体などを細いワイヤを用いて接続する手法をいいます.電線の両端は,ハンダ付けではなく圧着方式をとります.圧着方式とは,互いに押し付け,接合を行う方法です....
全文
インスタント・オン
インスタント・オンとは,電源投入後すぐに動作を始めることをいいます.主にCPLD がこの特徴を持っています.
全文
FPGA 入門
CPLD 入門
TechOn: 知っていそうで知らないFPGAの素顔
EDN Japan: FPGA Insights
FPGA Watch 第1回:いま振り返るFPGA普及・発展の歴史