FPGA, CPLD, ASIC 用語集
ヘルプ
セットアップ時間
Setup Time
D
フリップフロップ
や
ラッチ
において,
クロック
立ち上がり時の入力データ変化禁止期間の開始タイミングをいいます(図 1 を参照).これに対して,入力データ変化禁止期間の終了タイミングを
ホールド時間
といいます.
図 1.
セットアップ時間
と
ホールド時間
ホールド時間
Quartus II ソフトウェア TimeQuest での SDC 記述例: マックス・スキューに対する制約
Cyclone III FPGAのクロック管理
このページの先頭へ
デジタル放送
医療機器
デジタル・エンターテイメント
オートモーティブ
プロトタイピング
量産を行う前の試作のことをいいます.かつて,FPGA はASIC のプロトタイピング向けデバイスとして用いられてきましたが,最近ではFPGA をそのまま量産向けに使うことも珍しくなくなりました.
全文
インスタント・オン
インスタント・オンとは,電源投入後すぐに動作を始めることをいいます.主にCPLD がこの特徴を持っています.
全文
FPGA 入門
CPLD 入門
TechOn: 知っていそうで知らないFPGAの素顔
EDN Japan: FPGA Insights
FPGA Watch 第1回:いま振り返るFPGA普及・発展の歴史