SDC

Synopsys Design Constraints

米国Synopsys 社のLSI 設計ツールで使用されている制約条件ファイルの名称です．例えばAltera社が提供するタイミング解析ツール「TimeQuest」はSDC フォーマットに対応しており，ASIC 開発に利用したタイミング制約情報をそのままFPGA のタイミング解析に利用できます．

アルテラ TimeQuest タイミング・アナライザでのSDC記述例

このページの先頭へ

PROFINET: PROFINETはSiemens AGが開発した規格で、PROFIBUSに相当します。PROFINETは、ファクトリ全域、オフィス-ファクトリ間、および装置間でのフィールドバスを含むオートメーション環...; 全文
インスタント・オン: インスタント・オンとは，電源投入後すぐに動作を始めることをいいます．主にCPLD がこの特徴を持っています．; 全文