設計ツールにおいて,使用する設計入力用ファイル(VHDL ファイル,Verilog HDL ファイルなど)やターゲット・デバイスの設定,タイミング制約などの一連の作業内容を保持するもののことをいいます.