PLL

Phase-locked Loop

位相同期回路と訳されます．入力信号と出力信号の周波数，位相を合わせる回路で，入力信号の整数倍の周波数を出力する場合にも使用します．

このページの先頭へ

ビア: プリント基板の配線で，内層または反対の表層に配線を行うときにあけるドリル穴のことをいいます．高周波回路の配線では，ビアがノイズや反射の原因となるため，ビアの使用にあたっては注意が必要です．; 全文
プロトタイピング: 量産を行う前の試作のことをいいます．かつて，FPGA はASIC のプロトタイピング向けデバイスとして用いられてきましたが，最近ではFPGA をそのまま量産向けに使うことも珍しくなくなりました．; 全文