FPGA, CPLD, ASIC 用語集
ヘルプ
パリティ・ビット
Parity Bit
エラー検出のため,データ内の1 の個数が常に偶数または常に奇数になるように追加するビットです.送信元で
パリティ・ビット
を付加して,受信側でデータの1 の個数を確認してデータの誤りをチェックします.
このページの先頭へ
デジタル放送
医療機器
デジタル・エンターテイメント
オートモーティブ
イタレーション
「繰り返し」を意味します.例えば,VHDL のfor generate 文で指定する繰り返しのことをイタレーションと呼ぶこともあります.Iteration の頭文字をとって,i = 7 downto ...
全文
マルチプレクサ
マルチプレクサは,制御信号により複数の入力信号の中から一つを選択して出力する回路です.セレクタとも呼ばれます.例えばの図 1 は8 ビットの入力信号A0 〜A3 を2 ビットの制御信号C によって選択...
全文
FPGA 入門
CPLD 入門
TechOn: 知っていそうで知らないFPGAの素顔
EDN Japan: FPGA Insights
FPGA Watch 第1回:いま振り返るFPGA普及・発展の歴史