素子間を接続する配線(ネット)の一覧を記述した設計データの表現形式です.FPGA/PLD の設計では,論理合成によってRTLHDL 記述がゲート・レベルネットリストに変換されます.