ネットリスト

Netlist

素子間を接続する配線（ネット）の一覧を記述した設計データの表現形式です．FPGA/PLD の設計では，論理合成によってRTL のHDL 記述がゲート・レベルのネットリストに変換されます．

アルテラの論理合成およびネットリスト・ビューワ

このページの先頭へ

HSMC: 高速データ伝送が必要な通信およびデータ伝送機器向けの基板対基板接続用コネクタです．最大三つのバンクに分かれており，バンク（BANK）1 はクロック/データ・リカバリを前提としたLVDSなどの差動信号，...; 全文
トランシーバ: トランシーバは，送信機（Transmitter）と受信機（Receiver）からなる造語で，電気信号の送受信を行う回路を指します．FPGA では，高速デジタル伝送用のI/O 回路，SerDes（Ser...; 全文