VHDL やVerilog HDL などのハードウェア記述言語で書かれたRTL(Register Transfer Level)のソース・ファイルをAND,OR,NOT などのゲート・レベルネットリスト(ゲート間の配線情報)に変換する工程を論理合成といいます.