ホールド時間

Hold Time

D フリップフロップやラッチにおいて，クロック立ち上がり時の入力データ変化禁止期間の終了タイミングをいいます．前段のD フリッププップのクロック位相が早い場合にホールド時間違反が発生します．ブロック間をトップ階層で接続するデータ信号については，対策が必要な場合もあります．図 1

図 1. セットアップ時間とホールド時間

図 1. セットアップ時間とホールド時間

このページの先頭へ

GPON: GPON (Gigabit Passive Optical Network）規格は、より大きな可変長パケットを使用して、より広い帯域幅および高い効率を達成する点において、他のPON 規格とは異なります...; 全文
プログラマブル・パワー・テクノロジ: プログラマブル・パワー・テクノロジはAltera 社のFPGA であるStratix III およびStratix IV の機能です．LAB，DSP ブロック，メモリ・ブロック，カラムI/O インター...; 全文