FPGA, CPLD, ASIC 用語集
ヘルプ
DPA
Dynamic Phase Alignment
サンプリング・クロック
を受信データにそろえることによって,
クロック
-チャネル間のスキューを排除する機能です.
DPA
は,
PLL
が生成する八つの位相シフト・
クロック
の中から受信データの中央に最も近い
クロック
位相を一つ選択し,受信データをサンプリングすることで,データをそろえます(図 1. を参照).このアライメントは連続的に行われ,
クロック
と受信データの間のタイミング変動の動的変化を補償します.
図 1.
DPA
の構成
このページの先頭へ
デジタル放送
医療機器
デジタル・エンターテイメント
オートモーティブ
論理合成
VHDL やVerilog HDL などのハードウェア記述言語で書かれたRTL(Register Transfer Level)のソース・ファイルをAND,OR,NOT などのゲート・レベルのネットリ...
全文
プロトタイピング
量産を行う前の試作のことをいいます.かつて,FPGA はASIC のプロトタイピング向けデバイスとして用いられてきましたが,最近ではFPGA をそのまま量産向けに使うことも珍しくなくなりました.
全文
FPGA 入門
CPLD 入門
TechOn: 知っていそうで知らないFPGAの素顔
EDN Japan: FPGA Insights
FPGA Watch 第1回:いま振り返るFPGA普及・発展の歴史