FPGA とメモリの間のデータ転送において，データ転送中に直列終端（Rs）および並列終端（Rt）を動的にON/OFF する機能です．図 1にDOCT の動作例を示します．FPGA がバスの遠端で終端するので，ライト・サイクル中はライン・インピーダンスにマッチするようにRs がON に，Rt がOFFになります．一方，リード・サイクル中はRs がOFF に，Rt がON になります．これによりI/O 部のスタティック消費電力を削減でき，さらに部品点数の削減にもつながります．