FPGA, CPLD, ASIC 用語集
ヘルプ
設計入力
Design Entry
開発の対象となるハードウェアの設計情報を設計ツールに入力する方法のことを指します.例えばAltera 社の
Quartus II
は,
回路図
(
スケマティック
),
HDL
(A
HDL
,V
HDL
,Verilog
HDL
),
ネットリスト
(
EDIF
)といった
設計入力
方法をサポートしています.
このページの先頭へ
デジタル放送
医療機器
デジタル・エンターテイメント
オートモーティブ
ワイヤ・ボンディング
半導体チップの電極部とリードフレーム,基板上の導体などを細いワイヤを用いて接続する手法をいいます.電線の両端は,ハンダ付けではなく圧着方式をとります.圧着方式とは,互いに押し付け,接合を行う方法です....
全文
プログラマブル・パワー・テクノロジ
プログラマブル・パワー・テクノロジはAltera 社のFPGA であるStratix III およびStratix IV の機能です.LAB,DSP ブロック,メモリ・ブロック,カラムI/O インター...
全文
FPGA 入門
CPLD 入門
TechOn: 知っていそうで知らないFPGAの素顔
EDN Japan: FPGA Insights
FPGA Watch 第1回:いま振り返るFPGA普及・発展の歴史