SPLD を大規模化したプログラマブル・デバイスをCPLD と呼びます(表 1 を参照).従来のCPLD の内部には複数のマクロセルとI/O ブロックが搭載されており,これらをプログラムすることができます.マクロセルプロダクト・ターム(AND-OR アレイによる任意の論理回路を実現するブロック)とフリップフロップから構成されており,任意の論理式を実現できます.Altera 社のMAX II / V CPLD はルックアップ・テーブル(LUT)方式を採用し,LUT で論理式を実現します.I/Oブロックは入出力ピンの制御を行います.CPLD は不揮発性のデバイスで,FPGA のように電源投入時にコンフィグレーションを行う必要がありません.
表 1. プログラマブル・デバイスの比較

表 1. プログラマブル・デバイスの比較