FPGA, CPLD, ASIC 用語集
ヘルプ
クロック・スキュー
Clock Skew
同期式デジタル回路で設計されたLSI は,そのLSI 上のほぼすべての
フリップフロップ
に共通の
クロック
を供給する必要があります.
クロック
が伝播する信号線の経路長の違いによって
クロック
の到達する時間にわずかな差が出ることを
クロック・スキュー
といいます.最近の高速動作するLSI では,このわずかな
クロック・スキュー
がそのLSI の
動作周波数
を決定してしまう要因の一つになっています.
アルテラ Quartus II TimeQuest set_clock_uncertainty コマンド
このページの先頭へ
デジタル放送
医療機器
デジタル・エンターテイメント
オートモーティブ
リモート・アップデート
Altera 社などのFPGA がサポートしているコンフィグレーション方法の一つです.例えばFPGAに専用のアップデート制御回路(ハードマクロ)が搭載されているNios II プロセッサを実装した場合...
全文
HSMC
高速データ伝送が必要な通信およびデータ伝送機器向けの基板対基板接続用コネクタです.最大三つのバンクに分かれており,バンク(BANK)1 はクロック/データ・リカバリを前提としたLVDSなどの差動信号,...
全文
FPGA 入門
CPLD 入門
TechOn: 知っていそうで知らないFPGAの素顔
EDN Japan: FPGA Insights
FPGA Watch 第1回:いま振り返るFPGA普及・発展の歴史