FPGA, CPLD, ASIC 用語集
ヘルプ
クロック/データ・リカバリ
Clock/Data Recovery
クロック
/データ・リカバリとは,受信側でデータ信号のエッジ(信号遷移)を検出し,内部のリファレンス・
クロック
の位相を調整することで,
クロック
やデータのタイミング情報を再生することをいいます(図 1).位相を調整することで,受信データや
クロック
の間のスキューを少なくすることができます.
図 1.
クロック
/データ・リカバリ・ユニットの構成例
フィジカル・メディア・アタッチメント: PMA
このページの先頭へ
デジタル放送
医療機器
デジタル・エンターテイメント
オートモーティブ
GPON
GPON (Gigabit Passive Optical Network)規格は、より大きな可変長パケットを使用して、より広い帯域幅および高い効率を達成する点において、他のPON 規格とは異なります...
全文
イタレーション
「繰り返し」を意味します.例えば,VHDL のfor generate 文で指定する繰り返しのことをイタレーションと呼ぶこともあります.Iteration の頭文字をとって,i = 7 downto ...
全文
FPGA 入門
CPLD 入門
TechOn: 知っていそうで知らないFPGAの素顔
EDN Japan: FPGA Insights
FPGA Watch 第1回:いま振り返るFPGA普及・発展の歴史