FPGA, CPLD, ASIC 用語集
ヘルプ
クロック
Clock
同期式デジタル回路の動作の基準となる周期的な信号を
クロック
といいます.
クロック
は水晶振動子や
クロック
・モジュールと呼ばれる電子部品を使って生成できます.
クロック
の周期時間の逆数が
クロック周波数
です.例えば
クロック
周期が10ns であれば
クロック周波数
は100MHz となります.
アルテラ Quartus II TimeQuest のクロック解析
Cyclone III デバイスのクロック管理
このページの先頭へ
デジタル放送
医療機器
デジタル・エンターテイメント
オートモーティブ
PROFINET
PROFINETはSiemens AGが開発した規格で、PROFIBUSに相当します。PROFINETは、ファクトリ全域、オフィス-ファクトリ間、および装置間でのフィールドバスを含むオートメーション環...
全文
論理合成
VHDL やVerilog HDL などのハードウェア記述言語で書かれたRTL(Register Transfer Level)のソース・ファイルをAND,OR,NOT などのゲート・レベルのネットリ...
全文
FPGA 入門
CPLD 入門
TechOn: 知っていそうで知らないFPGAの素顔
EDN Japan: FPGA Insights
FPGA Watch 第1回:いま振り返るFPGA普及・発展の歴史