FPGA設計においては,ツールが設計データをコンパイルした結果,決定したピン配置や使用するゲートの配置情報,配線情報などを固定することをいいます.それらの固定された配置・配線情報は,次回のコンパイルの際に反映されます.